#### MANUFACTURE OF SEMICONDUCTOR DEVICE

Publication number: JP61030059

Publication date:

1986-02-12

**Inventor:** 

YASUMOTO MASAAKI; HAYAMA HIROSHI;

**ENOMOTO TADAYOSHI** 

Applicant:

NIPPON ELECTRIC CO

Classification:

- International: H01L25/00; H01L21/18; H01L21/768; H01L21/822;

H01L23/522; H01L27/00; H01L25/00; H01L21/02; H01L21/70; H01L23/52; H01L27/00; (IPC1-7):

H01L21/88; H01L25/04

- European:

H01L21/18B2; H01L21/822B

Application number: JP19840150598 19840720 Priority number(s): JP19840150598 19840720

Also published as:

EP0168815 (A2)
US4612083 (A1)

EP0168815 (A3)

EP0168815 (B1)

Report a data error here

### Abstract of **JP61030059**

PURPOSE:To shorten a product-manufacturing term, by a method in which each two of circuit substrates having active layers, insulating layers and metal bumps are combined with the bumps contacted respectively, and then the resulted combinations are stacked, in a case where the circuit substrates having different functions are stacked to make a multi-layer IC. CONSTITUTION:An active layer 102 having an AI metal wiring is formed over a substrate 101 such as an insulator. An SiO2 film 103 is coated thereon and is bored with a required number of openings using photo etching. After metal bumps 104 contacting with the layer 102 are buried therein, insulating adhesive 105 such as polyimide resin is coated thereon thickly and is polished to expose the surfaces of the bumps 104. Thus a first circuit substrate 150 is provided which is buried with the adhesive 150 between the bumps 104 and has a planar surface. Next, a second circuit substrate 151 formed in the same way is combined with the first substrate 150 with the bumps 104 and 104' contacted, and the two substrates are heated to be integrated. Such integrated combinations are stacked by a desired number according to the request to make multi-functional.

Data supplied from the esp@cenet database - Worldwide

# ⑩ 日本国特許庁(JP)

10 特許出願公開

# 四公開特許公報(A)

. 昭61 - 30059

@Int CI 4

識別記号

庁内整理番号

❷公開 昭和61年(1986)2月12日

H 01 L 27/00 21/88 28/04

8122-5F 6708-5F 7638-5F

審査請求 未請求 発明の数 1 (全5頁)

#### 図発明の名称 半導体装置の製造方法

创特 顯 昭59-150598

会出 昭59(1984)7月20日

伊雅 眀 者 砂発 明 者

本 昭 Ш

東京都港区芝5丁目33番1号

日本質気株式会社内

葉 砂発 眀 者 本 Ħ

浩 儀 東京都港区芝5丁目33番1号 東京都港区芝5丁目33番1号

日本電気株式会社内 日本電気株式会社内

**②出** 飁 人 日本電気株式会社 東京都港区芝5丁目33番1号

**HB** 理 弁理士 内 原

発明の名称

半導体装置の製造方法

#### 停許請求の範囲

表面に絶録層が設けられた半導体装置を半導体 基板上に形成し、前記絶縁層の一部分を貫通する 金属パンプを形成して得られる半導体回路基板を 2枚準備し、一方あるいは両方の半導体回路基板 の表面に飲金銭パンプを十分に覆い、しかも表面 がほぼ平担になる膜厚の絶縁性樹脂接着剤層を回 転塗布し、しかる後、前配金属パンプの表面が現 われるまで、該絶縁性樹脂接着剤層を一様にエッ チングし、次にこれら2枚の半導体回路基板表面 を互い対向させた状態で、両半導体回路基板上の 金銭パンプが互いに一致するようにして両半導体 回路基根を接触させ、該絶線性樹脂接着剤脂を加 熱・乾燥させるととにより、両半導体回路整根を 接着させ、しかも該金属パンプ同志を覚気的に接 続させるととを特徴とする半導体装置の製造方法。

#### 発明の詳細な説明

〔産業上の利用分野〕

本発明は、半導体集積回路に係り、更に詳しく は、機能が異なる半導体集積回路基板を積層して 得られる多層半導体集積回路の製造方法に関する。 [.従来技術とその問題点]

多層半導体集積回路は、トランジスターダイオ ード・抵抗・容量等の機能累子と各機能累子間を 接続する金属配線等が平面上に集積化された能動 層を複数層積層した構造を持ち、単一能動層から なる現在良く知られた二次元半導体集積回路に比 べて、集積回路の集積密度の向上や、多機能化が 期待できる。多暦半導体集積回路の製造方法とし て現在知られているものは、(1)第1の能動層上に 形成された絶線膜上に、レーザピーム,電子ピー ム,あるいはストリップヒータ等を用いてアニー ルし再結晶化させたポリシリコン層(SOI構造) を形成し、(2)とのポリシリコン層上に第2の能動 層を形成し、以下、これらの工程を繰り返すこと により多層化する方法である(S. Kawamura,

THE EXPLICATE AND CHOOSE EXPLICATION

IEDM Tachnical Digests, PP. 364, 1983)。
しかしとの方法には、能動層を順に形成するため、
製造期間が長くなる、歩留りの低下が激しい、等
の短所がある。更には、各能動層の表面を平担に
する技術、既に形成されている下層の能動層の素
子特性を劣化させずに新しく積層する能動層を作
製する低温ブロセス技術、あるいは大面積のSOI 構造を形成する技術、等新たに開発を必要とする 新技術が多い。

#### [本発明の目的]

本発明は、従来の多層半導体集積回路の製造方法の欠点を除去できる多層半導体集積回路の製造 方法を提供することを目的とする。

#### [発明の構成]

本発明に依れば、表面に絶縁層が形成された半 導体装置を半導体基板上に形成し、前配絶縁層の 一部分を貫通する金属パンプを形成して得られる 半導体回路基板を2枚準備し、一方あるいは両方 の半導体回路基板の表面に眩金属パンプを十分に 優い、しかも表面がほぼ平担になる腹厚の絶縁性 樹脂接着剤層を回転適布し、しかる後、前配金属 パンプの表面が現われるまで、該絶縁性樹脂接着 剤磨を一様にエッチングし、次にこれら2枚の半 導体回路基板表面を互い対向させた状態で、阿半 導体回路基板上の金属パンプが互いに一致するよ うにして両半導体回路基板を接触させ、該絶縁性 樹脂接着剤層を加熱, 乾集させることにより、両 半導体回路基板を接着させ、しかも該金属パンプ 同志を電気的に接続させることを将散とする半導 体装置の製造方法が得られる。

#### · [ 実施例]

以下、図面を用いて本発明の契施例を詳細に説明する。第1図(a)~(f)は本発明を用いた多層半導体集積回路の製造方法の流れである。第1図(a)は、シリコン,ガリウム世業等の半導体や二酸化シリコン,サファイア等の絶縁体からなる基板101上に、機能架子、およびこれらを互いに接続するアルミニウム等の金属配線からなる能動層102と、102を保護する二酸化シリコン等の絶縁層103を形成した半導体回路蓋板1を示したもので

ある。との半導体回路基板1は、通常の二次元集 種団路を製造するプロセス、例えばNMOSプロセ ス、PMOSプロセス、CMOSプロセス、パイポー ラプロセス、等により作製される。

次に第1図(b)に示すように、1上の103の一部に開口部を設け、この開口部に金等の金属パンプ104を形成する。第1図(b)を形成する方法として、写真喰剣法を用いてパターン化されたフォトレジストをマスクとし、ファ酸等の薬品を用いて二酸化シリコン等の103を開口した後、真空蒸發等により103の膜厚より厚い、金等の金属膜を形成し、最後にフォトレジストを除去(リフトオッフ法と言う)し、金属パンプ104を形成する方法等がある。尚、104は能動層102と機能的に接続されている。

この後、第1図(c)に示すように、絶録層103、 および104上に、104を完全に覆い、しかも表 面が殆ど平担化される膜厚のポリイミド系樹脂等 の絶縁性樹脂接着剤をスピン塗布する。例えば、 金具パンプの高さを能動層102の表面から削って 1.5 anとし、ポリイミド系樹脂の膜厚が 2.5 am 程度になるように、スピン速度やスピン時間を選ぶと、塗布後の表面はほぼ平担になる。次に酸果プラズマ中等で絶録性樹脂接着剤層を突面から一様に金属パンプ 104の表面が摂われるまでエッチングする。

この結果、第1図(4)に示されているように、金属パンプ104が露出し、それ以外の部分が平担を絶像性樹脂接着剤層105でかわれた半導体回路基板1が得られる。以上の工程を経た半導体回路基板を2枚準備し、一方の表面を上向きに、他方の表面を下向きにし、これらの半導体回路基板に設けられた金属パンプの位置が互いに一致するように自合せを行なう〔第1図(e)]。以下の説明では、下の半導体回路基板を第1の回路基板150、上の半導体回路基板を第2の回路基板151と称する。図面番号は、150が第1図(4)の番号を、151が第1図(4)の番号を、151が第1図(4)の番号を、

目合せ方法の1例として、縮少投影響光機等に

用いられているオフ・アクシス法がある。目合せ 装置内に2か所の目合せ場所を設ける。それぞれ の目合せ場所にはチップあるいはウェハーを固定 するステージと目合せ基準マークが設けられてい る。2か所の目合せ基準マークの距離はあらかじ め決められている。まず、150,151をそれぞ れのステーツに固定した後、ステーツを被動させ、 それぞれの目合せ基準マークと一致させる。次に、 一方、例えば150が固定されているステーツを目 合せ基準マーク間の距離だけ移動させ、150が 151の直下へ来るよりにする。この結果、150 と151はステージを移動させる機械的な精定内で 目合せされる。

最後に、150と151の平面方向の相対位置を保った状態で、150と151を接触,加熱し、105,105′を乾燥させることにより、105と105′を接着させ、第1図(f)に示されている多層半導体集積回路が実現できる。この時、金属パンブ104,104′も接触し、150と151は、104,104′を介して電気的に接続される。105,105′

205'は、金属配線、207,207' および金属パンプ209,209'を介して接続され、目的とする 国路を形成することができる。

類2図は、2層半導体集模回路について示され ているが、上下層に、それぞれ、従来方式を用い て作製されたk層,k'層半導体集積回路を用いれ ば、(k+k')層の多層集験回路も実現できる。 あるいは、第2四にかいて、上層の絶縁膜2021 を貫通する垂直配額をあらかじめ設けておき、本 発明を用いて上下層を積縮した後、上層の基板 201′を除去し、再び本発明を用いて、第3の回路 **基板を積層する工程を繰り返せば3階以上の多層** 半導体集積回路も実現できる。3 層機層した場合 の一例を第3図化示す。301は、第1の回路基板 で第2図の250に相等する。302は第2の回路 基板で第2図の251から基板201 を除去したも のに相等する。301,302を構成する第子名は、 第2図のそれと等しい。新しく追加されている部 分は、絶縁膜 202′を貫通する金やアルミニウム符 からなる垂直配線304である。303は、第3の

がポリイマド系樹脂の場合、加熱する路度は250~400℃,時間は20~60分である。加熱時に150と151′の間にある一定の圧力を加えれば、104と104′は互いに拡散潜接され、104,104′間の電気抵抗が非常に小さくなる他、150と151′の接着力も強化される。

第2図は、本発明の製造方法を用いて作製された2層半導体集積回路の一例である。201は第1の回路基板(以下下層と称する)250のシリコン等の基板、202は二酸化シリコン等の絶録膜、220は、シース、ドレイン203、205・チャネル204、ゲート206が80I構造上に作製された下層の薄膜トランジスタである。207は下層の急に、下層の急級に、下層の絶縁層である。また、209は、下層の金銭パンプ、210は下層の絶縁性樹脂接着剤層である。尚、第2の回路基板(以下、上層と称する)251のうち、下層と同一架子は、下層の素子番号にダッシュが付けられている。第2図に示されているように、上下層の薄膜トランジスタ、220、220、のソース、ドレイン205、

回路基板である。311は基板、305は、絶縁膜、306は薄膜トランジスタ、307は、金属配線、308は、絶機層、309は、金属パンプ、310は、第3の回路基板上に形成された絶縁性樹脂接着剤層である。306は、307、309、209°を介して電気的に、207°と接続されるから、第1、第2、第3の回路基板は、機能的に接続される。

## 特別昭61- 30059(4)

数個の小さなチップを積層する場合も考えられる。 〔発明の効果〕


#### 図面の簡単な説明

第1図(4)~(1)は本発明による多層半導体集積回


代項人 弁理士 内 頂








#### 才 1 図



: 才2図

サ3図



The property of the second